TableGen/GlobalISel: Don't check exact intrinsic opcode value (df7900e2) · Commits · llvm-doe / llvm-project

llvm/test/TableGen/GlobalISelEmitter-input-discard.td

+1 −1

Original line number	Diff line number	Diff line
		@@ -15,7 +15,7 @@ def FOO : I<(outs GPR32:$dst), (ins GPR32Op:$src0, GPR32Op:$src1), []>;
		// GISEL-NEXT: GIM_CheckType, /MI/0, /Op/2, /Type/GILLT_s32,
		// GISEL-NEXT: GIM_CheckType, /MI/0, /Op/3, /Type/GILLT_s32,
		// GISEL-NEXT: GIM_CheckRegBankForClass, /MI/0, /Op/0, /RC/MyTarget::GPR32RegClassID,
		// GISEL-NEXT: // (intrinsic_w_chain:{ :[i32] } 248:{ :[iPTR] }, srcvalue:{ :[i32] }, i32:{ :[i32] }:$src1) => (FOO:{ :[i32] } (IMPLICIT_DEF:{ :[i32] }), GPR32:{ *:[i32] }:$src1)
		// GISEL-NEXT: // (intrinsic_w_chain:{ :[i32] } {{[0-9]+}}:{ :[iPTR] }, srcvalue:{ :[i32] }, i32:{ :[i32] }:$src1) => (FOO:{ :[i32] } (IMPLICIT_DEF:{ :[i32] }), GPR32:{ *:[i32] }:$src1)
		// GISEL-NEXT: GIR_MakeTempReg, /TempRegID/0, /TypeID/GILLT_s32,
		// GISEL-NEXT: GIR_BuildMI, /InsnID/1, /Opcode/TargetOpcode::IMPLICIT_DEF,
		// GISEL-NEXT: GIR_AddTempRegister, /InsnID/1, /TempRegID/0, /TempRegFlags/RegState::Define,

Original line number	Diff line number	Diff line
		@@ -15,7 +15,7 @@ def FOO : I<(outs GPR32:$dst), (ins GPR32Op:$src0, GPR32Op:$src1), []>;
		// GISEL-NEXT: GIM_CheckType, /MI/0, /Op/2, /Type/GILLT_s32,
		// GISEL-NEXT: GIM_CheckType, /MI/0, /Op/3, /Type/GILLT_s32,
		// GISEL-NEXT: GIM_CheckRegBankForClass, /MI/0, /Op/0, /RC/MyTarget::GPR32RegClassID,
		// GISEL-NEXT: // (intrinsic_w_chain:{ :[i32] } 248:{ :[iPTR] }, srcvalue:{ :[i32] }, i32:{ :[i32] }:$src1) => (FOO:{ :[i32] } (IMPLICIT_DEF:{ :[i32] }), GPR32:{ *:[i32] }:$src1)
		// GISEL-NEXT: // (intrinsic_w_chain:{ :[i32] } {{[0-9]+}}:{ :[iPTR] }, srcvalue:{ :[i32] }, i32:{ :[i32] }:$src1) => (FOO:{ :[i32] } (IMPLICIT_DEF:{ :[i32] }), GPR32:{ *:[i32] }:$src1)
		// GISEL-NEXT: GIR_MakeTempReg, /TempRegID/0, /TypeID/GILLT_s32,
		// GISEL-NEXT: GIR_BuildMI, /InsnID/1, /Opcode/TargetOpcode::IMPLICIT_DEF,
		// GISEL-NEXT: GIR_AddTempRegister, /InsnID/1, /TempRegID/0, /TempRegFlags/RegState::Define,